陈功 - 成都信息工程大学 - 通信工程学院（微电子学院）

个人简介

男，副研究员，生于1983年，博士研究生学历，博士学位。2008年留学日本早稻田大学，获硕士学位。随后至北九州大学学习，获电路与系统专业工学博士学位。博士毕业后于日本设计算法研究所担任数模混合集成设计部高级工程师近三年。2016年至2018年期间学术兼职早稻田大学特聘研究员。现任成都信息工程大学通信工程学院副研究员职务，成都市蓉漂专家。

研究领域

1．RF SOC设计 2. 数模混合专用集成电路与系统 3. 射频/微波/毫米波集成电路与系统

近期论文

查看导师新发文章（温馨提示：请注意重名现象，建议点开原文通过作者单位确认）

1．Layout Dependent Effect-aware Leakage Current Reduction and Its Application to Low-power SAR-ADC，IEICE Transaction on Fundamentals of Electronics，Communication and Computer Sciences，2015-07-01，SCI收录，第一作者 2．DC Characteristics and Variability on 90nm CMOS Transistor Array-Style Analog Layout，ACM Transactions on Design Automation of Electronic Systems （TODAES），2016-07-01，SCI收录，第一作者 3．A New Sparse Design Framework for Broadband Power Amplifier Behavioral Modeling and Digital Predistortion，IEEJ TRANSACTIONS ON ELECTRICAL AND ELECTRONIC ENGINEERING，2014-06-01 ，SCI收录，第二作者 4．Analog Circuit Synthesis with Constraint Generation of Layout Dependent Effects by Geometric Programming，IEICE Transaction on Fundamentals of Electronics，Communication and Computer Sciences，2013-12-01 ，SCI收录，第二作者 5．A retargeting methodology of nano-watt CMOS reference circuit based on advanced compact MOSFET model，International Symposium on Circuits and Systems （ISCAS），2012-05-01，国际学术会议（EI收录），第一作者 6．A comparator energy model considering shallow trench isolation stress by geometric programming，International Symposium on Quality Electronic Design (ISQED)，2013-03-01，国际学术会议（EI收录），第一作者 7．Routability of Twisted Common-centroid Capacitor Array Under Signal Coupling Constraints， International Midwest Symposium on Circuits and Systems（MWSCAS），2016-10-19，国际学术会议（EI收录），第一作者 8．A Novel Retargeting Methodology in Computer Aided Design of Nano-watt CMOS Reference Circuit based on Advanced Compact MOSFET Model，Journal of Computational Information Systems，2015-03-01，EI收录，第一作者 9．A 9-bit 50MSps SAR ADC with Pre-charge VCM –based Double Input Range Algorithm，ACM international conference on Great lakes symposium on VLSI（GLSVLSI），2015-05-01，国际学术会议（EI收录），第一作者 10．Performance-driven SRAM macro design with parameterized cell considering layout-dependent effects，International Conference on Very Large Scale Integration (VLSI-SoC)，2013-11-01，国际学术会议（EI收录），第二作者