当前位置: X-MOL首页全球导师 国内导师 › 田晓丽

个人简介

招生专业 080903-微电子学与固体电子学 招生方向 功率半导体器件 教育背景 2012-09--2016-06 中国科学院大学 博士 2006-09--2009-06 四川大学 硕士 2002-09--2006-06 四川大学 本科 专利成果 ( 1 ) 一种碳化硅功率器件终端及其制作方法, 发明, 2017, 第 1 作者, 专利号: CN 201710779475.9 ( 2 ) 一种碳化硅器件终端及其制作方法, 发明, 2017, 第 1 作者, 专利号: CN 201710774025.0 ( 3 ) 碳化硅功率器件终端及其制作方法, 发明, 2017, 第 1 作者, 专利号: CN 201710593222.2 ( 4 ) ITC-IGBT及其制作方法, 发明, 2017, 第 3 作者, 专利号: US 14/648,698 ( 5 ) 一种场限环结构, 实用新型, 2012, 第 1 作者, 专利号: 201120209191.4 ( 6 ) 结终端延伸结构及其制造方法, 发明, 2015, 第 1 作者, 专利号: 201110166489.6 ( 7 ) 一种中高压IGBT终端, 实用新型, 2013, 第 1 作者, 专利号: 201320121922.9 ( 8 ) 一种IGBT的版图, 实用新型, 2014, 第 1 作者, 专利号: 201320121908.9 ( 9 ) 一种带缓冲层的低压IGBT及其制作方法, 发明, 2013, 第 1 作者, 专利号: 201310085560.7 ( 10 ) 微穿通型IGBT器件及其制作方法, 发明, 2015, 第 2 作者, 专利号: 201110175567.9 ( 11 ) 绝缘栅双极晶体管终端及其制作方法, 发明, 2015, 第 2 作者, 专利号: 201110175527.4 ( 12 ) RC-IGBT器件及其制备方法, 发明, 2018, 第 2 作者, 专利号: CN201810714068.4 ( 13 ) 逆导型IGBT的背面结构及其制备方法, 发明, 2018, 第 2 作者, 专利号: CN201210526482.5 ( 14 ) 一种绝缘栅双极晶体管及其制作方法, 发明, 2018, 第 1 作者, 专利号: CN 201811004022.X ( 15 ) 一种绝缘栅双极晶体管及其制作方法, 发明, 2018, 第 1 作者, 专利号: CN 201811004891.2 ( 16 ) 一种绝缘栅双极晶体管及其制作方法, 发明, 2018, 第 1 作者, 专利号: CN 201811004937.0 ( 17 ) N沟道SiC IGBT器件的制作方法, 发明, 2020, 第 2 作者, 专利号: 202010328453.2 ( 18 ) 一种碳化硅绝缘栅双极晶体管及其制作方法, 发明, 2019, 第 1 作者, 专利号: 201911335633.7 ( 19 ) 抗闩锁绝缘栅双极晶体管器件, 发明, 2020, 第 1 作者, 专利号: 202010025949.2 发表著作 (1) 功率半导体器件基础, 电子工业出版社, 2013-02, 第 5 作者 科研项目 ( 1 ) 功率模块测试与验证, 主持, 国家级, 2013-01--2020-06 ( 2 ) 车用高温大电流SiC芯片研发, 主持, 国家级, 2017-06--2021-07 ( 3 ) 3300V 超高压电力电子器件产业化开发, 主持, 部委级, 2016-06--2019-12 ( 4 ) “新型电力电子器件联合研发中心”项目, 参与, 院级, 2017-01--2021-01 ( 5 ) 1700V/30A SiC MOSFET器件研制, 参与, 省级, 2017-01--2018-12 ( 6 ) 中低压SiC材料、器件及其在电动汽车充电设备中的应用示范, 参与, 国家级, 2016-06--2020-07 ( 7 ) 轨道交通用高压大电流SiC芯片研制与可靠性研究, 主持, 省级, 2019-11--2022-11

近期论文

查看导师新发文章 (温馨提示:请注意重名现象,建议点开原文通过作者单位确认)

(1) Simulation Study for the Structural Cell Design Optimization of 15kV SiC p-Channel IGBTs, Materials Science Forum, 2019, 第 1 作者 (2) Design and Optimization of Ultrahigh Voltage CSL p-channel 4H-SiC IGBT, 2019 IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC), 2019, 第 2 作者 (3) Simulation Study on Super-Junction SiC MOSFET with Different PN Pillar Numbers, 2019 IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC), 2019, 第 2 作者 (4) A very narrow mesa biased IGBT for ultra-low on-state saturation voltage and a good short circuit ruggedness, 2019 IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC), 2019, 第 2 作者 (5) An Improved Edge Termination Structure to Optimize 3.3kV IGBTs Ruggedness, 2018 14th IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 2018, 第 1 作者 (6) Design and Optimization of Four-Region Multistep Field Limiting Rings for 10kV 4H-SiC IGBTs, 2018 14th IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 2018, 第 2 作者 (7) Simulation Study for the Structural Cell Design Optimization of 15kV SiC p-Channel IGBTs, the 12th European Conference on Silicon Carbide and Related Materials (ECSCRM 2018), 2018, 第 1 作者 (8) Investigation on Current Crowding Effect in IGBTs, IEEE Transactions on Electron Devices, 2018, 第 3 作者 (9) IGBT感性负载关断下电压变化率的建模与仿真研究, 物理学报, 2016, 第 4 作者 (10) A Novel IGBT Structure With Floating N-Doped Buried Layer in P-Base to Suppress Latch-Up, IEEE Electron Device Letters, 2016, 第 8 作者 (11) Backside optimization for improving avalanche breakdowm behavior of 4.5kV IGBT, Journal of Semiconductors, 2015, 第 1 作者 (12) A Novel Optimization Design for 3.3kV Injection-Enhanced Gate Transistor, Journal of Semiconductors, 2014, 第 1 作者 (13) Increase of the Reliability of the Junction Terminations of Reverse-Conducting Insulated Gate Bipolar Transistor by Appropriate Backside Layout Design, Electron Device Letters, 2014, 第 4 作者

推荐链接
down
wechat
bug