个人简介
招生专业
080903-微电子学与固体电子学
085400-电子信息
招生方向
新型纳米存储器件与集成技术
集成电路先导工艺技术
学历
北京大学 微电子学系 微电子与固态电子学 博士 2008
清华大学 电机系 本科 2002
工作简历
2014-10~现在, 长江存储科技有限公司, 资深技术总监(双跨), 3D NAND器件技术研发
2013-11~现在, 中国科学院微电子所, 研究员 博士生导师
2009-01~2013-11,新加坡思达科技有限公司, 项目研发经理
教授课程
存储器工艺与器件技术
奖励信息
（1） 集成电路产业技术创新战略联盟技术创新奖, 研究所（学校）, 2018
（2） 2017年度中国科学院微电子研究所科研成果一等奖, 研究所（学校）, 2017
（3） 微电子所研究生最喜爱的导师, 研究所（学校）, 2017
（4） 2016年度中国科学院微电子研究所显著科研进展奖, 研究所（学校）, 2016
（5） 2015年度中国科学院微电子研究所科研成果一等奖, 研究所（学校）, 2015
科研项目
（ 1 ） 三维闪存器件性能优化及可靠性项目, 主持, 市地级, 2015-01--2017-12
（ 2 ） 三维存储器件物理机制及表征技术研究, 主持, 部委级, 2015-03--2018-03
（ 3 ） 先进三维NAND型闪存存储器器件研究及其产业化, 参与, 部委级, 2017-01--2018-12
（ 4 ） 新式先进三维存储技术开发, 参与, 院级, 2016-01--2018-06
（ 5 ） 面向IC的超快激光高精密切割技术与装备, 主持, 国家级, 2018-05--2020-04
（ 6 ） 下一代三维存储器沟道材料优化, 参与, 院级, 2020-01--2021-12
研究领域
存储器器件物理及可靠性研究。目前主要从事3D NAND存储器件技术研究， 研究内容涉及3D NAND存储器器件及阵列的物理机制，结构与工艺优化，阵列操作条件优化，新的存储器阵列操作算法，新型存储器结构，系统级可靠性分析与优化，以及机器学习、存算一体等新技术方法在3D NAND存储器领域的应用等。
近期论文
查看导师新发文章
（温馨提示：请注意重名现象，建议点开原文通过作者单位确认）
（1） Impact of Cycling Induced Intercell Trapped Charge on Retention Charge Loss in 3-D NAND Flash Memory[J], IEEE Journal of the Electron Devices Society, 2020, 通讯作者
（2） Investigation of Program Noise in Charge Trap Based 3D NAND Flash Memory[J], IEEE Electron Device Letters, 2020, 通讯作者
（3） Influence of accumulated charges on deep trench etch process in 3D NAND memory[J]., Semiconductor Science and Technology, 2020, 通讯作者
（4） Cycling induced Trap Generation and Recovery near the Top Select Gate Transistor in 3D NAND, 2019 IEEE International Reliability Physics Symposium (IRPS), 2019, 通讯作者
（5） Investigation of erase cycling induced TSG Vt shift in 3D NAND Flash Memory, IEEE Electron Device Letters, 2019, 第 2 作者
（6） Investigation of Threshold Voltage Distribution Temperature Dependence in 3D NAND Flash, IEEE Electron Device Letters, 2019, 第 2 作者
（7） Investigation of Cycling-Induced Dummy Cell Disturbance in 3D NAND Flash Memory, IEEE ELECTRON DEVICE LETTERS, 2018, 第 2 作者
（8） A Novel Program Scheme for Program Disturbance Optimization in 3-D NAND Flash Memory, IEEE Electron Device Letters, 2018, 通讯作者
（9） Impact of BEOL Film Deposition on Poly-Si 3D NAND Device Characteristics, ICSICT 2018 （International Conference on Solid-State and Integrated Circuit Technology）, 2018, 通讯作者
（10） The influence of grain boundary interface traps on electrical characteristics of top select gate transistor in 3D NAND flash memory, Solid State Electronics, 2018, 通讯作者
（11） The Optimization of Gate All Around-L-Shaped Bottom Select Transistor in 3D NAND Flash Memory, Journal of Nanoscience and Nanotechnology, 2018, 第 2 作者
（12） A Novel Read Scheme for Read Disturbance Suppression in 3D NAND Flash Memory, IEEE Electron Device Letters, 2017, 第 2 作者
（13） Leakage Characterization of Top Select Transistor for Program Disturbance Optimization in 3D NAND Flash, Solid State Electronics, 2017, 第 2 作者
（14） Investigation of tunneling layer and inter-gate-dielectric engineered TaN floating gate memory, Integrated Ferroelectrics, 2016, 第 2 作者
（15） Impact of Critical Geometry Dimension on Channel Boosting Potential in 3D NAND Memory, 2016 IEEE 13th International Conference on Solid-State and Integrated Circuit Technology, 2016, 第 3 作者
（16） Simulation On Threshold Voltage Of L-Shaped Bottom Select Transistor In 3D NANDFlash Memory, 2016 IEEE 13th International Conference on Solid-State and Integrated Circuit Technology, 2016, 第 2 作者
（17） String Select Transistor Leakage Suppression By Threshold Voltage Modulation In 3DNAND Flash Memory, 2016 IEEE 13th International Conference on Solid-State and Integrated Circuit Technology, 2016, 第 3 作者
（18） Performance Enhancement of Metal Floating Gate Memory By Using a Bandgap Engineered High-k Tunneling Barrier, ECS Transactions, 2016, 第 2 作者
（19） Low temperature post deposition annealing investigation for 3D charge trap flash memory by kelvin probe force microscopy, Applied Physics A, 2015, 第 2 作者
（20） Low temperature atomic layer deposited HfO2 for high performance charge trapping flash memory application, Semiconductor Science Technology, 2014, 第 3 作者
（21） Metal floating gate memory device with SiO2 hfO2 dual layer as engineered tunneling layer, IEEE electron device letters, 2014, 第 3 作者
（22） Charge loss characteristics of different Al contants in a HfALO trapping layer investigated by variable temperature kevin probe force microscopy, Chinese Physics Letters, 2014, 第 3 作者
京公网安备 11010802027423号