个人简介
孟煦，男，1989年1月出生，中国科学技术大学工学博士，2013至2014年曾赴新加坡国立大学访学。
开设课程（本科生、研究生）
1. 信号与系统
2. 射频集成电路设计基础
科研项目
系统时钟产生芯片研发，2020-06至2022-06，50万元，在研，主持；
零延迟时钟缓冲芯片技术开发，2020-06至2022-06，12万元，在研，主持；
16b串并转换芯片技术研发，2020-06-2022-06，23万元，在研，主持
DVI视频接口发送器技术开发，2020-03至2022-03，36万元，在研，主持；
差分时钟扇出缓冲器技术开发，2019-12至2021-12，20万元，在研，主持；
高精度TDC转换器预研，2019-03至2020-03，20万元，在研，主持；
展频时钟发生器建模开发，2018-11至2020-10，35万元，在研，主持；
大功率DC-DC升压/降压等电路的研发，2018-08至2020-07，20万元，在研，主持；
国家自然科学青年科学基金项目，61704043，低噪声无电感小数频率综合器研究与设计，2018-01至2020-12，25万元，在研，主持。
获奖荣誉
第2届&第3届全国集成电路创新创业大赛“优秀指导教师”
研究领域
模拟集成电路设计：高性能时钟产生及频率综合电路研发。
近期论文
查看导师新发文章
（温馨提示：请注意重名现象，建议点开原文通过作者单位确认）
X. Meng(*), L. Zhou, F. Lin and C.-H. Heng, “A Low-Noise Digital-to-Frequency Converter Based on Injection-Locked Ring Oscillator and Rotated Phase Selection for Fractional-N Frequency Synthesis”, IEEE Transactions on Very Large Scale Integration Systems, Vol. 27, No. 6, 2019.
X. Meng(*), Y. Yin, and J. Han, “A low noise sub-Gigahertz fractional-N frequency generator with cascaded FIR”, Journal of Circuits, Systems, and Computers, Vol. 28, No. 3, 2019.
Xu Meng(*), Fujiang Lin, “Clock Generator IP design in 180 nm CMOS Technology”, Analog Integrated Circuits and Signal Processing, 2016.4.11, 87（3）：369~377.
Xu Meng(*), Lianhong Zhou，Fujiang Lin，Chun-Huat Heng, “390-640MHz Tunable Oscillator Based on Phase Interpolation with -120dBc/Hz In-Band Noise”, 2015 IEEE Custom Integrated Circuits Conference (CICC 2015), San Jose, 2015. Sep
京公网安备 11010802027423号