个人简介
华斯亮，男，博士，副研究员。现为常熟理工学院电子信息工程学院教师。从2019年至今，在本校从事电子信息方面的教学科研工作，主要讲授电子信息工程“3+1”中外合作专业《电路分析基础》、《工程数学2》和《电子工程实践1》等双语课程。
主要承担的教学课程
电路分析基础
工程数学2
电子工程实践1
工程伦理与工程项目管理
科研项目
主持研究所项目“低功耗延迟时数转换器关键技术研究”
参与中科院项目“通用XX终端功能验证样机研制”
参与国家自然科学基金面上项目“数字声呐接收机调理电路单芯片设计与噪声优化方法研究”
参与国家核高基重大专项“面向终端应用的高性能、低功耗嵌入式DSP”
参与973计划“信号完整性与电磁兼容问题研究”
研究领域
以信息安全和人工智能为应用背景，研究基础算法优化硬件加速技术，解决应用中的瓶颈问题并用FPGA和ASIC验证。
近期论文
查看导师最新文章
（温馨提示：请注意重名现象，建议点开原文通过作者单位确认）
Siliang Hua et al. A PVT-insensitive all digital CMOS time-to-digital converter based on looped delay-line with extension scheme. IEEE 11th International Conference on ASIC (ASICON)
Siliang Hua et al. A CMOS synchronous time amplifier. IEEE 10th International Conference on ASIC (ASICON)
华斯亮等，一种时间放大器, CN103501164B
华斯亮等，一种流水线时数转换器及其方法，CN103067016B
华斯亮等，一种sigma-delta模数转换器中的调制器，CN102332923B
京公网安备 11010802027423号