刘大江 - 重庆大学 - 计算机学院

个人简介

招生信息：招收硕士研究生，欢迎计算机科学与技术、电子科学与技术、自动化等专业考生报考。个人简介：刘大江，博士，他分别于2009、2015年在电子科技大学和清华大学获得学士、博士学位；2015年8月-2017年8月在清华大学计算机系从事博士后研究工作；2017年9月至2019年12月在重庆大学计算机学院任职讲师，2020年1月至今在重庆大学计算机学院任职副教授；2018年7月曾在澳大利亚昆士兰大学和悉尼科技大学访问交流。主持了国家自然科学基金、CCF-腾讯犀牛鸟基金和中央高校基本科研业务专项等3项。曾在DAC、DATE、TCAD、TVLSI等一流国际会议和期刊发表十余篇论文。目前是IEEE和中国计算机协会会员。曾获教育部科技成果完成者证书；曾带队参加世界大学生超级计算机竞赛ASC19并获二等奖。发明专利（1）尹首一；刘大江；刘雷波；魏少军，可重构处理器循环映射优化方法，中国专利201310066541.X，2013 （2）尹首一；刘大江；刘雷波；魏少军，面向可重构阵列的多参数融合性能建模方法，中国专利201310156766.4，2013 （3）刘大江；任高锋；李駪駪，基于VANET的采矿系统，中国专利2015100758042，2015 （4）刘大江；李駪駪；任高峰，采矿系统的调度方法和系统，中国专利201510246144X，2015 科研项目 1. 国家自然科学基金青年基金，61804017，软件定义硬件中数据密集型应用的高性能映射技术研究，2019/01 - 2021/12，在研，主持 2. CCF-腾讯犀牛鸟基金，面向数据密集型应用的可重构处理器高性能映射技术研究，2018-2019，在研，主持 3. 十二五863计划信息技术领域重点“面向通用计算的可重构处理器关键技术研究”，2012AA012701，2012-2015，已结题，主研研究介绍：当今是计算机体系结构的黄金时代，领域专用架构成为解决新兴应用（如人工智能、大数据处理等）计算能效问题的重要途径。可重构计算是一种兼具编程灵活性和高能效的领域定制架构，其软硬件双编程的特征对编译方法提出巨大的挑战。本组开展基于深度强化学习的后端映射优化研究、后端友好的算子调度研究和基于多面体模型的中端循环优化研究，旨在实现可重构计算架构的高能效自动化编译，打通人工智能等应用软硬件之间的壁垒。

研究领域

研究方向：可重构计算、深度学习编译

近期论文

查看导师新发文章（温馨提示：请注意重名现象，建议点开原文通过作者单位确认）

期刊论文 (1) D. Liu#*, S. Yin, G. Luo, J. Shang, L. Liu, S. Wei, Y. Feng and S. Zhou. Data-Flow Graph Mapping Optimization for CGRA with Deep Reinforcement Learning, IEEE Trans. on Computer-Aided Design (TCAD) of Integrated Circuits and Systems,38(12):2271-2283,2019（CCF-A） (2) D. Liu#, S. Yin, Y. Peng, L. Liu, and S. Wei. Optimizing spatial mapping of nested loop for coarse-grained reconfigurable architectures. IEEE Trans. Very Large Scale Integr. (VLSI) Syst., 23(11): 2581-2594, 2015（CCF-B） (3) D. Liu#, S. Yin, L. Liu, and S. Wei. Mapping multi-level loop nests onto CGRAs using polyhedral optimizations. IEICE TRANSACTIONS on Fundamentals, 98-A(7): 1419-1430, 2015. (4) D. Liu#, S. Yin, C. Yin, L. Liu, and S. Wei. Mapping optimization of affine loop nests for reconfigurable computing architecture. IEICE transactions on electronics, E95-D(12):1284–1290, 2012. (5) S. Yin, D. Liu, Y. Peng, L. Liu, and S. Wei. Improving nested loop pipelining on coarse-grained reconfigurable architectures. IEEE Trans. Very Large Scale Integr. (VLSI) Syst., 24(2): 507-520, 2016.（CCF-B） (6) S. Yin, D. Liu, L. Liu, and S. Wei. Affine transformations for communication and reconfiguration optimization of mapping loop nests on CGRAs. IEICE Transactions on INF. & SYST. 96-D(8): 1582-1591, 2013. (7) S. Yin, X. Yao, D. Liu, L. Liu, and S. Wei. Memory-aware loop mapping on coarse-grained reconfigurable architectures. IEEE Trans. Very Large Scale Integr. (VLSI) Syst., 24(5): 1895-1908 (2016).(CCF-B) 会议论文 (1) D. Liu#, S. Yin, L. Liu, and S. Wei. Polyhedral model based mapping optimization of loop nests for CGRAs. in Proc. 50th ACM/EDAC/IEEE Design Autom. Conf.(DAC), May/Jun. 2013, pp. 1–8.(CCF-A) (2) S. Yin, D. Liu, L. Liu, and S. Wei. Joint affine transformation and loop pipelining for mapping nested loop on CGRAs. Proceedings of Design, Automation Test in Europe Conference Exhibition (DATE), 2015. IEEE, 2015, pp. 115–120.(CCF-B) (3) S. Yin, D. Liu*, L. Sun, X. Liu, and S. Wei. Learning convolutional neural networks for data-flow graph mapping on spatial programmable architectures. Field-Programmable Gate Arrays(FPGA),25th ACM/SIGDA International Symposium on, February 22-24, 2017: 295 (4) D. Liu, S. Yin, L. Liu, and S. Wei. Affine transformations for communication and reconfiguration optimization of loops on CGRAs. Circuits and Systems (ISCAS), Proceedings of 2013 IEEE International Symposium on. IEEE,2013, pp. 2541-2544 (5) S. Yin, D. Liu, L. Sun, L. Liu, X. Lin, and S. Wei. DFGNet: Mapping data-flow graph onto CGRA by a deep learning approach. Circuits and Systems (ISCAS), Proceedings of 2017 IEEE International Symposium on. IEEE,2017, pp. 1-4 (6) D. Liu, S. Yin, L. Liu, and S. Wei. Exploiting outer loop parallelism of nested loop on coarse-grained reconfigurable architectures. Field-Programmable Custom Computing Machines (FCCM), 2014 IEEE 22nd Annual International Symposium on, vol., no., pp.32,32, 11-13 May 2014.