陈后鹏 - 中国科学院大学 - 电子电气与通信工程学院

个人简介

招生专业 080902-电路与系统 080903-微电子学与固体电子学招生方向模拟集成电路设计存储器集成电路设计神经网络电路设计教育背景 1993-09--2006-07 上海交通大学研究生博士学位 1983-09--1990-07 西安交通大学本科学士及研究生硕士学位工作简历 2008-12~现在, 中科院上海微系统与信息技术研究所, 相变存储器芯片设计 2007-04~2008-11,芯致电子科技公司（HK）, 集成电路设计技术总监 2006-04~2007-04,华润矽威电子有限公司, 集成电路设计高级工程师 2002-04~2006-04,上海贝岭股份有限公司, 集成电路设计高级工程师 1996-08~2002-04,上海交通大学, VLSI研究所副所长 1993-09~2006-07,上海交通大学, 研究生博士学位 1983-09~1990-07,西安交通大学, 本科学士及研究生硕士学位教授课程相变存储器技术基础奖励信息（1）八面体基元理论指导发现新型相变材料在128Mb存储芯片中应用, 一等奖, 部委级, 2019 （2）相变存储芯片制造核心技术及嵌入式应用, 二等奖, 省级, 2018 （3）嵌入式相变存储器的新型存储材料与芯片制造技术, 三等奖, 部委级, 2017 专利成果（ 1 ）具有初始化功能的相变存储器写擦电路及其快速写擦方法, 2017, 第 1 作者, 专利号: 201310674694.2 （ 2 ）具有实时触发器状态保存功能的触发器电路, 2017, 第 1 作者, 专利号: 201310290019.X （ 3 ）一种开关电源的过零检测电路, 2016, 第 1 作者, 专利号: 2014101779997 （ 4 ）一次性可编程存储器及其编程方法与读取方法, 2016, 第 1 作者, 专利号: 2013107292487 （ 5 ）具有掉电数据保持功能的触发器, 2015, 第 1 作者, 专利号: 201110164882.1 （ 6 ） Data Readout Circuit of Phase Change Memory, 2015, 第 2 作者, 专利号: US8947924B2 （ 7 ）相变存储器阵列堆叠结构及其操作方法, 2017, 第 2 作者, 专利号: 201410115086.2 （ 8 ）参考电阻优化的相变存储器读电路及参考电阻优选方法, 2017, 第 2 作者, 专利号: 201410182102.X （ 9 ）一种SPI 接口输出电路、相变存储器的读控制电路及方法, 2016, 第 2 作者, 专利号: 201410077445X （ 10 ）一种电荷泵电路及其输出电压自动调节方法, 2016, 第 2 作者, 专利号: 2014101000475 （ 11 ）一种相变存储的快速擦写操作方法, 2016, 第 2 作者, 专利号: 201210436990.4 （ 12 ）一种扩展存储器操作次数的电路结构及方法, 2017, 第 1 作者, 专利号: 201710813137.2 （ 13 ）开关电源电感的电流过零检测方法、电路及控制方法, 2017, 第 1 作者, 专利号: 201710532828.5 （ 14 ）开关电源电感的电流过零检测电路, 2017, 第 1 作者, 专利号: 201720792343.5 （ 15 ）一种三维存储器读出电路及读出方法, 2017, 第 2 作者, 专利号: 201710092925.7 PCT/CN2017/081816 （ 16 ）三维非易失性存储器件及其制造方法, 2017, 第 2 作者, 专利号: 201710218226.2 （ 17 ）三维垂直型存储器读出电路及读出方法, 2017, 第 2 作者, 专利号: 201710891378.9 （ 18 ）三维垂直型存储器核心电路及位线与字线电压配置方法, 2017, 第 2 作者, 专利号: 201710889441.5 （ 19 ） READ CIRCUIT OF STORAGE CLASS MEMORY, 2016, 第 2 作者, 专利号: PCT/CN2016/096649 （ 20 ）一种单绕组非隔离LED恒流驱动系统及其驱动控制方法, 2016, 第 1 作者, 专利号: 2016102599736 （ 21 ）一种轻载降频模式控制系统, 2016, 第 2 作者, 专利号: 2016102312628 （ 22 ）增强型堆叠式ESD电路及混合电压输入输出接口电路, 2016, 第 2 作者, 专利号: 2016108463640 （ 23 ）相变存储器读出电路及其数据读取方法, 2016, 第 2 作者, 专利号: 201610744117X （ 24 ）一种相变存储器读出电路及读出方法, 2016, 第 2 作者, 专利号: 2016104866178 （ 25 ）相变存储器的整体擦除装置, 2019, 第 2 作者, 专利号: ZL201710041124.9 （ 26 ）相变存储器读出电路及其数据读取方法, 2019, 第 2 作者, 专利号: ZL201610744117.X （ 27 ）三维非易失性存储器件及其制造方法, 2019, 第 2 作者, 专利号: ZL201710218226.2 （ 28 ）一种三维存储器读出电路及读出方法, 2019, 第 2 作者, 专利号: ZL201710092925.7 （ 29 ）一种轻载降频模式控制系统, 2019, 第 3 作者, 专利号: ZL201610231262.8 （ 30 ）一种应用于神经元的全数字仿生电路及系统, 2019, 第 1 作者, 专利号: CN201910986671.2 （ 31 ）一种突触模块、突触阵列以及基于突触阵列的权重调节方法, 2019, 第 1 作者, 专利号: CN201910806731.8 （ 32 ）一种突触电路、突触阵列及基于突触电路的数据处理方法, 2019, 第 1 作者, 专利号: CN201910806010.7 （ 33 ）超低电压启动双路输出的DCDC转换电路及其实现方法, 2019, 第 2 作者, 专利号: CN201910364378.2 （ 34 ）相变存储器的多级存储读写方法及系统, 2019, 第 2 作者, 专利号: CN201910605311.3 科研项目（ 1 ）集成电路重大专项 (2009ZX02023-003), 参与, 国家级, 2009-01--2018-12 （ 2 ）高密度交叉阵列结构的新型存储器件与集成(2017YFA0206100), 参与, 国家级, 2017-07--2022-06 （ 3 ）中国科学院战略性先导科技专项(XDA09020402), 参与, 部委级, 2013-06--2018-09 （ 4 ）分离态文档管理算法及存储方案的设计研究, 参与, 部委级, 2016-01--2017-12 （ 5 ）基于PCRAM的MCU设计, 主持, 院级, 2015-03--2015-12 （ 6 ） ECC 纠错IP模块设计, 主持, 院级, 2017-04--2017-05 （ 7 ）基于内存计算的BBU高层协议处理, 主持, 院级, 2019-11--2021-07

近期论文

查看导师新发文章（温馨提示：请注意重名现象，建议点开原文通过作者单位确认）

（1） Design and security evaluation of PCM-based rPUF using cyclic refreshing strategy, IEICE Electronics Express, 2018, 通讯作者（2） A Single-Reference Parasitic-Matching Sensing Circuit for 3-D Cross Point PCM, IEEE Transactions on Circuits and Systems II: Express Briefs, 2018, 通讯作者（3） A Changing-Reference Parasitic-Matching Sensing Circuit for 3-D Vertical RRAM, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2018, 通讯作者（4） A Novel Zero Current Detector for Single-Inductor Double-Output DC-DC Converter, 2018 IEEE International Conference on Electron Devices and Solid State Circuits (EDSSC), 2018, 第 3 作者（5）相变存储器预充电读出方法, 浙江大学学报(工学版), 2018, 第 2 作者（6）支持逻辑电路辅助计算的相变存储系统设计, 上海交通大学学报, 2018, 第 3 作者（7） Set/reset reference and parasitic matching scheme to speed up PCM read operation, Electronics Letters, 2017, 通讯作者（8） Enhanced read performance for phase change memory using a reference column, IEICE Electronics Express, 2017, 通讯作者（9） Enhanced 3×VDD-tolerant ESD clamp circuit with stacked conﬁguration, IEICE Electronics Express, 2017, 通讯作者（10） A novel 3×VDD-tolerant ESD detection circuit in advanced CMOS process, IEICE Electronics Express, 2017, 通讯作者（11） Feasibility study of current pulse induced 2-bit/4-state multilevel programming in phase-change memory, Solid-State Electronics, 2017, 第 3 作者（12）带轻载变频模式的升压式ＤＣ-ＤＣ转换器设计, 上海交通大学学报, 2017, 第 2 作者（13）基于相变单元测试的高速可编程脉冲电流源, 固体电子学研究与进展, 2017, 第 2 作者（14） Capacitor-less LDR based on ﬂipped voltage follower with dual-feedback loops, IEICE Electronics Express, 2017, 通讯作者（15） A novel 3×VDD-tolerant ESD detection circuit in advanced CMOS process, IEICE Electronics Express, 2017, 通讯作者（16）新型低漏电ESD电源钳位电路, 微电子学, 2016, 第 2 作者（17） Set Programming Method and Performance Improvement of Phase Change Random Access Memory Arrays, Chinese Physical Letters, 2015, 通讯作者（18） A smart primary side current sensing strategy for single stage isolated PFC controller, ICICE Electronics Express, 2015, 通讯作者（19） Methods to speed up read operation in a 64Mbit phase change memory chip, ICICE Electronics Express, 2015, 通讯作者