黄水龙 - 中国科学院大学

个人简介

招生专业 080903-微电子学与固体电子学 085400-电子信息招生方向射频、微波器件与电路集成技术教育背景 2002-09--2007-07 清华大学博士 1999-09--2002-07 华中科技大学硕士 1994-09--1998-07 南京航空航天大学学士工作简历 2007-07~现在, 中国科学院微电子研究所, 副研究员 2002-09~2007-07,清华大学, 博士 1999-09~2002-07,华中科技大学, 硕士 1998-07~1999-08,湖北武汉181厂, 技术员 1994-09~1998-07,南京航空航天大学, 学士专利成果（ 1 ）一种锁相环频率综合器, 2012, 第 1 作者, 专利号: 200910087889.0 （ 2 ）一种ΣΔ分数锁相环改良结构, 2012, 第 1 作者, 专利号: 200910238764.3 （ 3 ）可实现频段选择的自校正锁相环频率综合器, 2012, 第 1 作者, 专利号: 200910077363.4 （ 4 ）一种用于减少ΣΔ调制器量化噪声的分数锁相环结构, 2012, 第 1 作者, 专利号: 200910091964.0 发表著作（ 1 ）基于标准CMOS工艺的低功耗射频电路设计, Low Power RF Circuit Design in Standard CMOS Technology, 国防科技出版社, 2013-12, 第 1 作者科研项目（ 1 ） TD-LTE面向商用终端射频芯片研发子项目, 主持, 国家级, 2010-01--2013-06 （ 2 ） TD-LTE-Advanced终端射频芯片工程样品研发（2012ZX03001018）子项目, 主持, 国家级, 2012-01--2014-12 （ 3 ） TD-LTE多频射频商用芯片研发子项目（2013ZX03001010）, 主持, 国家级, 2013-01--2015-12 （ 4 ）自主IP核在SoC芯片中的批量应用（射频）（2013ZX01034004-013）, 主持, 国家级, 2013-01--2015-01 （ 5 ） 40nm高性能ADC IP研发, 主持, 国家级, 2013-01--2015-12 （ 6 ）射频IP委托开发, 主持, 研究所（学校）, 2013-01--2013-12 （ 7 ）用于卫星接收机的多模多频射频收发机第二阶段研发, 主持, 院级, 2015-01--2016-12 （ 8 ）用于ETC SoC的锁相环和滤波器IP研发, 主持, 院级, 2015-06--2016-12 （ 9 ）水产养殖智能监控系统, 主持, 国家级, 2015-01--2016-12 （ 10 ） Ku波段射频接收芯片研发, 主持, 院级, 2016-06--2019-12 （ 11 ）蟹在不同发育阶段的个体差异鉴别及区分的技术研究, 主持, 院级, 2016-07--2018-12 （ 12 ） TD-LTE／TD-SCDMA／GSM多模多频智能终端单芯片研发, 主持, 国家级, 2014-01--2016-12 （ 13 ） 28nm IP porting项目, 主持, 国家级, 2014-01--2016-12 （ 14 ）温度传感器ASIC芯片研发, 主持, 院级, 2016-01--2018-12 （ 15 ）毫米波模块和芯片研发, 主持, 院级, 2018-04--2019-12 （ 16 ）用于高精度测量的导航芯片研发, 主持, 院级, 2018-06--2019-12 （ 17 ） Sub-GHZ射频收发电路关键技术研究, 主持, 院级, 2019-04--2021-12 （ 18 ）低功耗处理器外围IP设计与验证, 主持, 院级, 2019-06--2021-12

近期论文

查看导师新发文章（温馨提示：请注意重名现象，建议点开原文通过作者单位确认）

（1） 11b 60MHz pipelined ADC with inverter-based class AB amplifier in 28nm CMOS, technology,IEICE Electronics Express, 2018, 第 2 作者（2）采用环形运放的12-bit 40-MS/s采用保持电路设计实现, 电子学报, 2017, 第 2 作者（3）应用于ETCS超低功耗唤醒接收机设计, 微电子学与计算机, 2017, 第 2 作者（4）基于SOI-0.18 μm高PAE CMOS Class-E功率放大器, 微电子学与计算机, 2017, 第 2 作者（5）应用于射频收发机的低功耗频率综合器, 微电子学, 2012, 第 2 作者（6）一种基于新型电容阵列的数控晶体振荡器, 微电子学, 2011, 第 2 作者（7） A fractional spur suppression technique in the fractional-N frequency synthesizer, Analog Integrated Circuits and Signal Processing, 2010, 第 1 作者（8） A process-insensitive thermal protection Circuit, Journal of Semiconductors,, Journal of Semiconductors, 2010, 第 3 作者（9） A wideband frequency synthesizer for a receiver application at multiple frequencies, Journal of Semiconductors, 2010, 第 2 作者（10） A 1.8-2.6 GHz CMOS VCO with switched capacitor array and switched inductor array, Journal of Semiconductors, 2010, 第 2 作者（11） A 1.8-2.6 GHz CMOS VCO with switched capacitor array and switched inductor array, Journal of Semiconductors, 2010, 第 2 作者（12） Behavioral modeling and simulation of fractional-N frequency synthesizer, Analog Integrated Circuits and Signal Processing, 2009, 第 1 作者（13） System design consideration of highly-integrated ΣΔ fractional-n frequency synthesizer, Journal of Circuits, Systems, and Computers, 2008, 第 1 作者（14） Phase self-calibrated scheme for zero-IF receiver, Analog Integrated Circuits and Signal Processing, 2007, 第 1 作者（15） An improved charge-averaging charge-pump scheme, ,Analog Integrated Circuits and Signal Processing, 2007, 第 1 作者（16） A dual-slope PFD/CP frequency synthesizer architecture with adaptive self-tuning algorithm, IEEE integrated Symposium on Circuit and Systems, 2007, 第 1 作者