梁华国 - 合肥工业大学

个人简介

德国斯图加特大学博士，合肥工业大学教授、博士生导师；曾多次担任亚洲国际测试会议专题主席、会议主席和总主席，以及中国测试学术会议执行主席。承担国家自然科学面上和重点基金、国家973 计划、Philips半导体公司、德国国家自然科学基金（DFG）等项目。发表论文百余篇，多次获得安徽省科技进步奖、安徽省自然科学奖、安徽省教学成果奖，出版英文专著一部，多次获得欧洲国际测试会议最佳论文奖励。开设课程：数字逻辑电路、超大规模集成电路测试基础科研项目：国家自然科学基金重点项目：集成电路近似计算基础理论与设计方法（No.61834006），2019年1月~2023年12月，在研，合作国家自然科学基金面上项目：基于TSV测试与容错的3D芯片良率提升方法研究（No.61674048），在研，主持电子测试技术重点实验室开放基金项目：大规模数字集成电路测试向量转换系统设计（No.614200102020717），已结题，主持安徽省科技攻关项目：新一代建筑电气监控系统关键技术研发（No.1501041138），已结题，参加国家自然科学基金面上项目“纳米CMOS集成电路抗老化设计”（No.61371025），已结题，参加安徽省高校省级自然科学研究重大项目：延缓老化并容忍软错误的VLSI电路可靠性设计关键技术研究（KJ2014ZD12），已结题，主持天中（北京）电子科技有限公司委托：制氧供氧功能模块测试开发研制（No. W2015JSKF0190），已结题，主持国家自然科学基金面上项目：基于老化特征的集成电路失效预测与防护（No.61274036），已结题，主持中国电子科技集团公司第三十八研究所：面向航空航天环境的星载抗辐射专用容错芯片（No. 433042/12-369），已结题，主持安徽省军民结合高技术产业发展专项资金计划：高可靠SoC芯片的研发及产业化（No.2012XKJH0008）, 已结题，主持国家自然科学基金面上项目：控制器的内建自恢复与内建自测试研究（No.60876028），已结题，主持教育部博士点基金“自恢复控制器的综合与测试”（No.200803590006），已结题，主持国家自然科学基金重点项目：数字VLSI电路测试技术研究”（No.B60633060），已结题，合作国家973计划子项目：高效率的处理芯片设计、验证与测试研究”（No.2005CB321605），已结题，参加国家自然基金重大研究计划“系统芯片SoC外建自测试方法研究”（No.90407008），已结题，主持教育部留学回国人员科研基金：高速嵌入式系统测试研究”（No.2004.527），已结题，主持国家自然科学基金面上项目“系统芯片SOC中嵌入芯核的内建自测试研究”（No.60444001），已结题。主持获奖荣誉： 2020年获得安徽省教学成果奖一等奖，项目名称：知行融创、数质并举—集成电路人才培养模式创新与实践（排名第一） 2013年获得安徽省教学成果奖一等奖，项目名称：电子科学与技术专业人才培养与教学模式创新性研究与实践（排名第一）国务院特殊津贴专家 2009年度安徽省科学技术奖三等奖（证书编号：2009-3-R1），项目名称：系统芯片SOC自测试方法研究（排名第一）合肥工业大学教学名师荣获合肥工业大学首届“研究生心目中的优秀导师”称号。

研究领域

容错计算与硬件安全、嵌入式系统综合与测试、智能控制系统

近期论文

查看导师最新文章（温馨提示：请注意重名现象，建议点开原文通过作者单位确认）

Liang Huaguo，Xu Xiumin，Huang Zhengfeng，Jiang Cuiyun，Lu Yingchun， Yan Aibin，Ni Tianming，Ouyang Yiming，Yi Maoxiang，A Methodology for Characterization of SET Propagation in SRAM-Based FPGAs, IEEETransactions on Nuclear Science, 2016, 63(6): 2985-2992. Maoxiang Yi, Jingchang Bian, Tianming Ni, Cuiyun Jiang, Hao Chang, Huaguo Liang, A Pulse Shrinking-Based Test Solution for Prebond Through Silicon via in 3-D ICs，in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 38, no. 4, pp. 755-766, April 2019. Huaguo LIANG，Xiangsheng FANG，Maoxiang YI，Zhengfeng HUANG，Yingchun LU， A novel BIST scheme for circuit aging measurement of aerospace chips , Chinese Journal of Aeronautics, 2018, 31(7): 1594-1601. Huaguo Liang, Xin Li, Zhengfeng Huang, Aibin Yan and Xiumin Xu. Highly robust double node upset resilient hardened latch design. IEICE Transactions on Electronics, 2017.5, E100-C（5）: 496~503. Liang Huaguo、Xu Hui、Huang Zhengfeng、Yi Maoxiang，A low-leakage and NBTI-mitigated N-type domino logic，Journal of Semiconductors，35(1)，015009，2014/1. Luming Y.，L. Huaguo，H. Zhengfeng，L. Yanbin, A FAULT DETECTION SENSOR FOR CIRCUIT AGING USING DOUBLE-EDGE-TRIGGERED FLIP-FLOP. Journal of Electronics(China)，2013(01): 97-103. Maoxiang Yi, Huaguo Liang, Lei Zhang and Wenfa Zhan, A Novel x-ploiting Strategy for Improving Performance of Test Data Compression, IEEE Transactions on Very Large Scale Integration Systems. Vol. 18, No.2, 2010 . Huoguo Liang，A New Technique for Deterministic Scan-Based Built-In Self-Test, SHAKER VERLAG, 2003. Hua-Guo Liang，Hellebrand, S.，Wunderlich, H.-J. Two-dimensional test data compression for scan-based deterministic BIST. International Test Conference 2001, ITC2001, p 894-902. Hellebrand S, Liang HG, Wundrlich HJ. A mixed mode BIST scheme based on reseeding of folding counters. Journal of Electronic Testing-Theory and Applications, v 17, 2001, p 341-349.

学术兼职

国务院特殊津贴专家，国家自然科学基金委会评专家，国家重点实验室评估专家，中国计量学会集成电路测试专业委员会副主任，安徽省跨世纪学科骨干，合肥市集成电路产业联盟、半导体行业协会副理事长，合肥工业大学留学归国人员联谊会会长。