This study presents a high-linearity K - band single-pole double-throw (SPDT) switch with asymmetric topology in a 65-nm CMOS process for 5G applications. To simultaneously obtain high power-handling capability and high isolation in the Tx and Rx modes, respectively, we propose an SPDT switch using asymmetric topology and the stacked-transistor technique. In both the Tx/Rx modes, the proposed SPDT switch operates with an insertion loss of less than 2.1 dB and isolation better than 22.5 dB in the frequency range 20–25 GHz. At 22 GHz, the measurement results of the input 1-dB compression point (IP1 dB) are 32.5 and 4.7 dBm in Tx and Rx modes, respectively. The chip core size of the proposed SPDT switch is 0.03 mm2.

中文翻译：

---

使用堆叠晶体管的 K 波段高线性非对称 SPDT CMOS 开关设计


这项研究提出了一种高线性度 K 波段单刀双掷 (SPDT) 开关，采用 65 nm CMOS 工艺，具有不对称拓扑，适用于 5G 应用。为了同时在 Tx 和 Rx 模式下同时获得高功率处理能力和高隔离度，我们提出了一种使用非对称拓扑和堆叠晶体管技术的 SPDT 开关。在两种 Tx/Rx 模式下，所提出的 SPDT 开关在 20-25 GHz 频率范围内的插入损耗小于 2.1 dB，隔离度优于 22.5 dB。在 22 GHz 时，Tx 和 Rx 模式下输入 1 dB 压缩点 (IP1 dB) 的测量结果分别为 32.5 和 4.7 dBm。所提出的 SPDT 开关的芯片核心尺寸为 0.03 mm2。