由于高密度 SRAM 的设计必须确保故障率极低，因此在电路仿真的实际可接受运行时间下进行准确的良率估计非常具有挑战性。这里，提出了一种用于高密度静态随机存取存储器（SRAM）的读取存取良率估计方法。所提出的方法不是对整个 SRAM 电路执行 SPICE 运行，而是将 SRAM 分为三个部分：控制信号生成电路、位单元阵列和读出放大器 (SA)，这三个部分确定三个关键参数：字线到 SA 使能延迟、位线电压差和 SA 偏移电压。随后，所提出的方法从三个分区电路中的每一个中导出这些关键参数的概率密度。这里，考虑每个电路部分和参数的各自特性，采用不同的方法来推导关键参数的概率。根据我们的实验结果，与暴力蒙特卡罗模拟方法相比，该方法可以将良率估计加速 500–3000×3000\times，与其他状态相比，可以加速 10–100×100\times。艺术方法。此外，所提出的方法可以加速伴随多次电路修改的电路优化过程，也就是说，电路修改可以仅通过针对修改后的电路部分的SPICE运行来体现，而不像以前需要对整个SRAM运行SPICE的方法。



"点击查看英文标题和摘要"