静电放电（ESD）事件可能会严重损坏微型组件。因此，ESD保护在集成电路中至关重要。在这项研究中，在高压60V n沟道横向扩散的金属氧化物半导体晶体管（nLDMOS）元件上执行了嵌入漏极电极的水平肖特基二极管接触调制和肖特基长度减小调制。研究了级联肖特基二极管的导通电压特性对ESD保护的影响。通过使用传输线脉冲测试仪，利用I–V特性确定nLDMOS元件的触发电压，保持电压和二次击穿电流（I _t2）。作为N ⁺漏极上的寄生肖特基区域逐渐取代了该区域，形成了串联的肖特基二极管的等效电路，从而增加了导通电阻。肖特基面积越大，I _t2值越高。该特性可以显着提高nLDMOS组件的ESD抗扰性（最高提高104％）。这是在不增加生产步骤和制造成本的情况下提高ESD可靠性的好策略。



"点击查看英文标题和摘要"