英文原题：Design Considerations and Fabrication Protocols of High-Performance Intrinsically Stretchable Transistors and Integrated Circuits

通讯作者：鲍哲南，斯坦福大学

作者: Donglai Zhong#(仲东来), Yuya Nishio (西尾裕也), Can Wu (吴灿), Yuanwen Jiang (蒋圆闻), Weichen Wang (王伟晨), Yujia Yuan (袁雨嘉), Yating Yao (姚雅婷), Jeffrey B.-H. Tok (托克 杰弗里 ) & Zhenan Bao (鲍哲南), *

本质可拉伸软电子器件可以保持与人体和组织器官的紧密接触，同时适应身体移动和尺寸变化。这种与人体无缝集成能力使它们非常适合人机界面、可穿戴设备和可植入设备的应用。然而，受限于以前较差的电学性能，本质可拉伸电子器件目前能实现的应用很有限。为了提升器件性能，需要材料设计，器件设计和加工制造工艺协同创新开发。

图1. 高性能本征可拉伸晶体管和集成电路的设计和制造。

斯坦福大学鲍哲南课题组分析研究了目前最高性能和集成规模的本质可拉伸晶体管和集成电路，发现本质可拉伸电子器件一般用荫罩和喷墨打印的方法，尽管这些方法与可拉伸材料兼容，但是也导致特征尺寸较大，例如通道长度、接触长度、栅极长度，通常大于50微米，以及不同层之间的对准性较差，导致晶体管密度限制在每平方厘米 400 个以下晶体管。尽管基于光刻的制造方法有可能提高器件密度，但它们常会对电学性能产生不良影响，降低载流子迁移率。与柔性器件相比，这些器件表现出较差的缩放行为，尤其是在短通道长度下，这主要是由于半导体载流子迁移率低和金属-半导体接触电阻高。在过去的几年里，基于材料设计，器件设计和加工制造工艺协同创新，斯坦福大学鲍哲南课题组开发制作了高性能本质可拉伸晶体管和集成电路，如图1所示。在此基础上，本文提供了一个全面而详细描述，包括设计原理、材料准备、制造工艺和故障排除。

图2. 高性能本质可拉伸晶体管和集成电路的材料选择。

首先，本文深入讨论高性能本征可拉伸电子器件设计的基本原则，包括材料选择，器件结构设计和集成策略，重点关注可拉伸性和电学性能等，如图2所示。非离子性的高介电常数弹性体丁腈橡胶的引入可以降低栅漏电的情况下，提升器件的栅电容，以提高器件跨导和降低亚阈值斜率，从而可以在不降低器件性能的情况下，降低供电电压以降低功耗和提升安全。半导体碳纳米管无序网络用于制作沟道，金属性碳纳米管无序网络和金属钯双层结构做器件的接触电极，这样可以同时缩减沟道电阻和接触电阻，以提升短沟道器件的性能。相对碳管网络，导电高分子膜的表面粗糙度更低，所以可以用于底栅电极以减低栅极漏电。互联层导线采用低电阻的液态金属镓铟合金以降低互联线上电压降，可以有效提升器件的互联密度而不损失性能。双层互连线之间的介质层使用厚的低介电常数聚(苯乙烯-co-丁二烯)可以有限降低泄露电容，降低功耗。

其次，本文详细描述了高性能可拉伸器件制造过程的开发，如图3所示，包括：1. 有源层：我们建立了转移和图案化工艺，以最大限度地减少回滞，同时提高载流子迁移率和稳定性。2. 源/漏电极：我们引入了一种金属辅助剥离方法来对碳管和钯双层结构进行图案化，从而缩短了通道长度并降低了接触电阻。3. 栅极电极：我们将交联与图案化分开，以使用可拉伸的高分子电极实现最大分辨率。4. 栅极电介质：我们采用基于硫醇-烯反应的图案化工艺来减少剂量，并采用金属保护蚀刻法来降低弹性体。5. 液态金属互连：我们优化了光刻胶显影工艺以减轻光刻胶裂纹，并改进了剥离工艺以提高产量。

图3. 高性能本质可拉伸晶体管的制造工艺实例。碳管源漏电极的图形化方案。

再次，本文详细介绍了制造高性能可拉伸器件的实验程序。这包括对材料、溶液制备和储存、仪器、制造工艺流程和特性分析技术的全面概述。如图4所示。最后，本文还提供了一个故障排除指南，使其他研究人员能够复现器件开发的流程，从而促进可拉伸电子技术的进一步发展。

图4. 高性能本质可拉伸晶体管的电学表征。

相关论文发表在期刊ACS Nano上，斯坦福大学博士后仲东来和博士生西尾裕也为文章第一作者，鲍哲南教授为通讯作者。

扫描二维码阅读英文原文，或点此查看原文

ACS Nano 2024, 18, 48, 33011–33031

https://doi.org/10.1021/acsnano.4c14026 

Published November 20, 2024

© 2024 American Chemical Society