基于原子级厚度二维半导体的高性能场效应晶体管在后摩尔时代的集成电路器件技术中展现出巨大潜力。目前以MoS₂晶体管为代表的N型二维晶体管已经展现出超越硅基器件的性能优势。然而，目前单极型P型二维半导体晶体管仍然具有很大挑战，P型器件面临饱和电流密度低（小于 10 μA·μm^-1）和接触电阻大（大于 100 kΩ·μm）等关键问题。二维P型晶体管的性能主要受到金属与半导体功函数失配引起的肖特基势垒以及接触界面处缺陷导致的费米能级钉扎的限制。因此，开发专门面向二维P型晶体管的电极接触工艺，从而有效降低二维半导体器件中的金半接触电阻，对提升P型器件性能和二维半导体CMOS集成电路技术至关重要。

我们发展了一整套针对二维半导体单层WSe₂沟道材料的范德华接触工艺，构筑了具有高开态电流密度和低接触电阻的高性能单极型P型二维晶体管。为了匹配单层WSe₂的价带顶，我们选择了具有高功函数的金属钯（Pd）作为接触电极，从而降低接触界面的肖特基势垒，实现空穴的有效注入；为了减少传统电子束/热蒸镀过程对单层WSe₂沟道材料的损伤，我们将预制在平整衬底表面的Pd电极阵列通过范德华转移方法，无损集成到化学气相沉积法合成的单层WSe₂上作为晶体管的源漏电极，从而避免蒸镀工艺引入的缺陷态和费米能级钉扎效应。高分辨率球差透射电子显微镜分析表明，和传统的器件相比，范德华电极接触的WSe₂器件具有原子级平整和锐利的金属/半导体界面。得益于精心设计的功函数匹配和良好的接触界面，所构筑的WSe₂晶体管展现出二维半导体沟道材料本征的优异特性。在沟道长度为2μm的器件中，单层WSe₂的室温空穴迁移率超过100 cm²·V⁻¹·s⁻¹，接触电阻为12 kΩ·μm；在沟道长度为100nm的短沟道器件中，源漏电压为1 V时的开态电流密度大于100 μA·μm⁻¹，开关比超过10⁷，器件综合性能超过目前国际上所报导的主流水平。系统的电学输运表明，得益于优化的接触界面特性，单层WSe₂器件中的空穴输运表现出零肖特基势垒行为。研究成果为设计和构筑高性能单极型P型二维晶体管以及进一步构筑大规模二维半导体CMOS集成电路提供了重要参考。

图 1 制备范德华 Pd 金属接触WSe₂ FET和STEM图像。(a) 用优化的转移方法制备具有vdW Pd 接触的 WSe₂ FET 的流程示意图。(b-c) vdW Pd和直接沉积 Pd 电极的 Pd/WSe₂ 接触横截面的 HAADF-STEM 图像。

图 2 Pd 接触单层 WSe₂ FET 的电输运特性。(a) 单层 WSe₂ 器件示意图。(b、c) 在不同温度和栅极电压下具有 vdW Pd 接触的 WSe₂ FET 的转移和输出特性曲线。(d) WSe₂ FET 的导通电流密度和载流子（空穴）迁移率。(e、f) 在不同温度和栅极电压下具有 vdW Pd 接触的 WSe₂ FET 的转移和输出特性曲线。(g、h) 具有直接沉积 Pd 接触的 WSe₂ FET 的转移特性曲线。（i）vdW 和直接沉积 Pd 接触的单层 WSe₂ FET 的导通电流密度和载流子迁移率的总结比较。

图 3 不同温度下的 I_ds-V_ds 特性曲线和肖特基势垒高度的提取。(a,b)  vdW 和直接沉积Pd接触的单层WSe₂ FET的I_ds-V_ds 特性曲线，L_ch = 100 nm。(c-f)  vdW和直接沉积Pd接触的单层 WSe₂ FET 提取的肖特基势垒高度。

图 4 具有 Pd 接触的单层WSe₂ FET 的接触电阻和导通电流密度。(a) 具有不同沟道长度的vdW Pd 接触 WSe₂ 器件的转移特性曲线。(b) 具有vdW Pd电极的单层WSe₂ FET 通过TLM 法测量的接触电阻R_c结果。(c) 具有不同沟道长度的直接沉积 Pd 接触 WSe₂器件的转移特性曲线。(d) 直接沉积Pd 电极的单层WSe₂ FET 通过TLM 法测量的接触电阻R_c结果。(e, f) 使用不同接触方法的单层 WSe₂ FET 的接触电阻 (e) 和导通电流密度 (f) 与参考文献中报告值的比较。

二维信息材料与器件技术课题组依托国防科技大学优势学科光学工程和电子科学与技术（均为A类学科），面向后摩尔时代新器件基础研究的国家重大战略需求，聚焦碳基半导体、二维半导体以及超宽禁带半导体等新型信息材料与器件开展应用基础研究。近5年，课题组承担了国家重点研发计划项目、基础加强重点项目、国家自然科学基金面上项目等多项国家级项目；发表Nature Physics、Light: Science & Applications、Nature Communications（4篇）、Nano Letters（3篇）、ACS Nano（4篇）等高水平学术论文50余篇，引用超过3000次。课题组依托新型纳米光电信息材料与器件湖南省重点实验室和“南湖之光”国家级重点实验室，拥有半导体材料生长表征、器件微纳加工和光、电、磁、热综合物性测试等一整套完备的低维半导体实验平台。此外，课题组和北京大学、南京大学、中国科学院金属研究所、英国曼彻斯特大学以及新加坡国立大学等国内外一流实验室建立了紧密高效的合作交流。

Li M, Zhang X, Zhang Z, et al. Unipolar p-type monolayer WSe₂ field-effect transistors with high current density and low contact resistance enabled by van der Waals contacts. Nano Research, 2024, https://doi.org/10.1007/s12274-024-6942-5.