研究背景

忆阻器因其类突触的结构和性能在人工智能计算研究中至关重要。忆阻器的器件结构是上、下电极，中间为阻变层的三明治结构。其中，阻变层材料的选择是忆阻器发展的关键。二维（Two-dimensional，2D）材料是近年来半导体行业发展的热门领域，其在太阳能电池、微纳米电子器件、晶体管都有应用，是推动未来电阻存储器发展的核心力量之一。2D 材料因其特有的层状结构，在电阻开关行为和原子机制、高频器件性能以及内存计算和神经形态计算都有很大的潜力。对于传统的金属氧化物，2D 材料具有更高的集成度，在调节阻变性能方面有着更高的精度，是未来小型化方向的有力竞选者。

二硫化锡（SnS₂）作为典型的金属硫化物二维材料，具有较高的化学稳定性和热稳定性，使得它在长期使用中不容易发生退化，从而可以保证阻变存储器的长期稳定性和可靠性。目前制备SnS2的方法主要通过物理气相沉积法、化学气相沉积法、溶剂热法、水热法、电化学合成法等，然而这些制备方法工艺复杂、成本较大。本文采用旋涂法制备SnS₂,工艺更加简捷、易于控制，可以通过调节反应时间、温度、反应物浓度等因素来控制薄膜的形貌、尺寸和结构等特性，有利于大规模制备二硫化锡阻变存储器，在物联网、人工智能、高性能计算等领域具有很大的发展空间。

成果简介

近日，课题组蔡岗日副教授、赵金石教授等人在Advanced Functional Materials 上发题为“Spin-coating Deposited SnS₂ Thin Film-based Memristor for Emulating Synapses”的最新论文。他们通过液相法和旋涂法在ITO玻璃基底上制备了层状结构的SnS₂薄膜，然后使用磁控溅射的方法制备ITO顶电极，制备了三明治结构的电阻开关器件（ITO/SnS₂/ITO）。通过离子掺杂的方式，有效改善了器件的阻变性能。通过控制SnS2的晶界中钙离子通量的形成与断开，实现了高低阻值的转换。这种无机半导体中离子导电的特性，将无效掺杂从劣势转变为优势。此外，模拟了完整的神经突触功能，并在人工神经网络中展现出了较高的识别精度。同时可以通过控制离子的掺杂浓度调节器件连续电导调制的线性度，克服了传统忆阻器中导电细丝不易控制，电导调制线性度离散的难题。

图文导读

为解决二维材料工艺受限的难题，研究者们采用简单、快速的旋涂法制备了基于SnS₂的忆阻器（ITO/SnS₂/ITO），如图1a所示。图1b为掺杂不同浓度Ca²⁺的SnS₂薄膜的XRD图。所有薄膜的XRD图谱均表现出沿（001）方向的明显择优取向，与未掺杂Ca²⁺的SnS₂薄膜一致。图1c为掺杂不同浓度Ca²⁺的SnS₂薄膜的拉曼光谱，在313cm^-1处观察到的特征峰对应于SnS₂相。利用HRTEM对SnS₂的内部结构进行了研究。未掺杂和掺杂Ca²⁺的SnS₂薄膜的内部结构相似，均为二维层状结构，分别如图1d和1e所示。

图1 液相法制备SnS₂忆阻器件的表征图

然后，对Ca²⁺掺杂SnS₂薄膜的器件进行阻变性能测试（如图2所示）。为了比较，基于纯SnS2薄膜的器件(ITO/SnS2/ITO，如图2a所示)进行了初始I-V测量。图2b-2e显示了Ca²⁺掺杂浓度分别为0.25%、0.5%、0.75%和1%的SnS₂膜基器件的I-V扫描图。除1% Ca²⁺掺杂SnS₂薄膜器件外，其余器件均具有良好的RS性能。值得注意的是，与其他器件相比，1% Ca²⁺掺杂的SnS₂薄膜器件最初具有更高的电流。我们注意到高水平的Ca²⁺掺杂导致纳米级薄膜的电阻普遍降低，限制了RS行为的实现。

图2 Ca²⁺掺杂SnS₂薄膜的器件的I-V曲线测试

图3为Ca²⁺掺杂SnS₂薄膜的电学性能测试结果。随着Ca²⁺掺杂水平的增加，器件在较低的SET/RESET电压下工作，如图3a所示，表明功耗较低。图3b给出了电阻分布的统计数据，突出显示了掺0.5% Ca²⁺的SnS₂薄膜器件的通/关比优于其他器件(电阻值在0.1V时读取)。在室温(图3c)下对SnS2薄膜存储器件进行了保留测试，结果表明，在读取电压为0.1V时，数据保留时间超过1 × 10⁴秒。V.图3d为SnS₂薄膜器件在读取电压为0时的续航性能。掺杂0.5% Ca²⁺的SnS₂薄膜器件具有高可靠性，在5000多个周期内保持稳定的开关比。

图3 Ca²⁺掺杂SnS₂薄膜的电学性能测试

图4展示了器件电阻变化时Ca²⁺移动的轨迹。Ca²⁺在移动过程中是沿着晶界迁移的。在初始状态下（图4a），Ca²⁺均匀分散在SnS2薄膜中。当对SnS₂薄膜的器件顶部施加负偏压时，Ca²⁺受到向上的电荷吸引，开始向着负偏压的方向移动，此时的Ca²⁺借助磺酸盐构建的阴离子壁的基础上快速构建了一条阳离子通道（图4d）。在电压的持续刺激下，Ca离子通道最终与ITO上下电极相连，形成了导电通路即高阻变成低阻的过程（图4b）。在随后的Reset过程中，对SnS₂薄膜放入器件顶部施加正偏压，此时的Ca²⁺受到向下的电荷吸引力，开始向底电极方向移动（图4c）。因为Ca²⁺需要从顶电极表面全部排除才能断开导电通路，所以需要比Set过程更大的能量才能使其到达高阻状态，形成Ca耗尽区域。Ca²⁺是在SnS₂晶格间隙之间构建了一条Ca离子通道，并在阴离子壁的加速作用下可以根据负偏压施加的方向快速移动，从而达到了功耗低、响应快的优势。

图4 电子set/reset内部结构示意图

此外，研究者还对该器件进行了神经突触模拟的应用。图5为掺杂不同Ca²⁺浓度在长时增强和抑制时的变化趋势。对于掺杂0.25% Ca²⁺的SnS₂薄膜器件，一开始的增强是缓慢的，如图5a所示。而且，萧条在开始时是突然的，这种性能可能归因于较低水平的Ca²⁺掺杂。少量的Ca²⁺在SnS₂薄膜中难以集中形成离子通量，导致电导的非线性变化和在微小脉冲条件下的高变异性。相反，少量的Ca²⁺形成的离子通量也容易被打破，导致突然的下降。掺杂0.5% Ca²⁺的SnS₂薄膜器件在增强和抑制过程中都表现出接近线性的行为，Ca²⁺的掺杂量适合于离子通量的逐渐形成和消失，如图5b所示。对于掺杂0.75% Ca²⁺的SnS₂薄膜器件，表现为突然增强和逐渐抑制，高Ca²⁺掺杂水平导致有效形成和温和地消失离子通量，如图5c所示。

图5 电导调制线性度

图6建立了一个全连接网络(FCN)架构，包含400个输入神经元，100个隐藏神经元和10个输出神经元，设计用于利用MNIST数据集进行手写数字识别，如图6a所示。相应的电路布局如图6b所示，其中FCN使用60,000张MNIST测试图像进行训练。在这种人工神经网络(ANN)架构中，基于0.5% Ca²⁺掺杂SnS₂薄膜的器件具有优异的线性增强和抑制性能，达到约90%的识别精度。然而，其他器件的识别精度约为85%和82%，明显低于0.5% Ca²⁺掺杂SnS₂薄膜器件。

图6 全连接网络示意图

结论与展望

本文通过旋涂法制备了SnS₂薄膜（一种层状结构的金属二硫化物）被用作忆阻器件和突触模拟的功能层。通过调节掺杂Ca²⁺浓度，器件表现出显著的电阻开关性能和突触功能。在直流扫描模式下，通/断电阻比超过10²，可以持续5000次循环而不退化。此外，在人工神经网络架构中，掺杂0.5% Ca²⁺的SnS₂薄膜器件显示出约90%的识别精度。这种电阻和突触功能的转变归因于Ca²⁺沿着层状结构的SnS₂薄膜晶界和层间空间的迁移。这为无机介电层材料的选用提供了新思路，为通过掺杂离子提高性能提供了有价值的实验。通过进一步探索二维材料薄膜的结构与离子迁移等因素之间的关系，未来还可以进一步优化这些材料在阻变及光电子器件中的性能，推动这一领域的发展。

文献信息

J．Feng, J. Fan, Z. Zhang, Y. Gao, S. Xue, G. Cai*, J.S. Zhao*, Spin-Coating Deposited SnS2 Thin Film-Based Memristor for Emulating Synapses. Advanced Functional Materials, 2024, 2401228, https://doi.org/10.1002/adfm.202401228.