2311
当前位置: 首页   >  组员介绍   >  全玉衡
全玉衡 2024届交通运输硕士研究生     进组时间: 2024.4

研究方向:

  基于模态局部化加速度传感器的闭环电路设计

教育背景:

2020.09-2024.07 西安邮电大学 电子工程学院/电子信息工程专业(本科)

主修课程:电子电路与系统基础、通信原理、数字信号处理、图像分析处理、数字逻辑与FPGA设计、计算

机组成与设计、射频电路与系统等

项目经历:

2023.06-2023.07 数字系统的FPGA设计实践

完成了基于Vivado的循环冗余校验编解码、数据交织与解交织、BPSK调制与解调电路设计和GPSCA码

扩频与解扩频电路设计四项实验的代码编写、调试和在板验证

2023.04-2023.05 图像人的姿态判定算法综合应用

针对图像人的姿态是否站立姿态判定算法设计,首先利用图像分割算法获得人体,再获取人体轮廓

并设计算法分析人体的高度结构信息来排定人的姿态,以便满足某些场合视频监控需要

2022.06-2022.07 电子电路课程设计

设计一个可调式直流稳压电源,将220V工频交流电转换成稳压输出的直流电压,通过变压、整流、滤波、

稳压四个环节完成

自我评价:

活泼开朗,踏实好学,熟悉专业知识,有较强的学习意识和工作责任心。

性格乐观,勤奋好学,善于倾听,团队协作能力较强,积极进行组内交流